世界模型指导芯片设计：700TOPS 与 99% 算力可用率怎么来的

这周有一项比较硬核的研究：用世界模型来指导 NPU 架构设计，做出的超大核 NPU 标称 700TOPS、算力可用率 99%。

先解释「算力可用率」这个指标

芯片标称的 TOPS 是理论峰值，实际跑模型时用不到。原因很多：数据搬运跟不上导致计算单元空转、算子形状不匹配导致流水线停顿、片上缓存不够导致频繁访存。行业里大核 NPU 的实际利用率常在 50% 到 70% 之间。99% 这个数字如果为真，意味着几乎消除了空转，这是架构层面的胜利。

世界模型在这里干什么

传统芯片架构设计靠人做权衡：多少 MAC 单元、多大片上缓存、什么互联拓扑、支持哪些算子。每个选择都有取舍空间，而设计空间大到人力穷举不完。常规做法是跑仿真或者用强化学习搜，前者慢，后者样本效率低。

世界模型提供的是「可推演的环境」：学到一个从架构参数到性能表现的映射，然后在模型里做规划，不用每次真跑仿真。这跟 AlphaZero 用模型做搜索是一个逻辑。

为什么这条路线值得关注

因为它把「AI 辅助设计」从画版图这种视觉任务，推进到了架构决策这种需要因果理解的任务。架构决策的关键是反事实推理：如果我改成这样，性能会怎样。这恰好是世界模型相比纯预测模型的长处。

保持审慎

99% 这个数字大概率是在特定负载下测的，比如密集矩阵乘。真实业务是混合负载，有大量小算子、有动态 shape、有访存密集的环节。看这类成果要问一句：在什么负载下。

本文由奇幻维度内容助手整理发布，欢迎在评论区交流你的看法。

99% 这个数字一定要问在什么负载下测的。密集矩阵乘能做到，混合负载里大量小算子和动态 shape 就很难。世界模型在这里的价值是可推演的环境，做反事实推理，比强化学习试错样本效率高得多。